RSS訂閱.....Email訂閱 ........

2026年6月21日

半導體功能性薄膜材料公司,山太士(3595.TW)

來簡單理解一下半導體功能性薄膜材料公司,山太士。山太士核心產品為探針清潔片、抗翹曲材料公司跟"新應材"一樣,也是從光電材料轉型至半導體材料。日前,山太士已經申請上櫃。


山太士,早期產品以 TFT-LCD、觸控面板及顯示模組等光電製程應用材料為主,提供各式光學及工業用途膜材之裁切加工服務,主係應用於手機、平板、車載產品之光學膜裁切及OLED製程等領域,近年積極跨入晶圓半導體及封測產業,產品應用轉型至半導體特用材料領域,提供晶圓半導體及封測產業之特化材料。前者包含保護膜生產及光學膜(製程用膠帶)裁切,後者包含探針清潔片、抗翹曲材料、暫時接著/解離材料及其他半導體製程用功能性膠膜等領域等,應用於半導體封裝及測試製程上


公司經營團隊擁有多年保護膜生產、光學膜裁切、膠體配方研發及行銷經驗,研發團隊則具光學物理及有機高分子專長。山太士產品分原料,膜材,加工技術等三個段落,主要供應對象涵蓋半導體封裝測試廠、晶圓測試相關業者、先進封裝製程相關客戶及光電材料加工客戶。


以下為山太士的產品:

半導體製程用保護膜、扇出型封裝製程用承載膠膜、清針片、抗翹曲膠膜、TBDB(Temporary Bonding debonding,暫時鍵合與解鍵技術)製程材料、LED(Light-Emitting Diode,發光二極體)製程用材料、IC 封裝製程材料、OLED sensor(有機發光二極體感測器)製程用膠膜、UV(光固化樹脂)切割膠膜。


LCD(Liquid-Crystal Display,液晶顯示器)背光模組材料包括擴散片、反射片、增光片及遮光反射材料、高分子材料、電子電機絕緣黏著材料、工業用膠帶及雙面膠帶、精密化學材料、觸控面板製程中及成品用光學保護膜材料、OCA(Optically Clear Adhesive,光學透明膠)、反射材料裁切加工。 


以下簡單介紹關於半導體部分:

(a)探針清潔片(半導體測試用):

探針清潔材料主係應用於半導體封測製程中清潔探針卡上之氧化結晶物、微粒等污染物,得以延長探針卡使用壽命及清潔週期。每一項探針清潔材料開發及認證需耗費一年至二年,一旦通過認證就不會輕易更換供應商,以避免產出品質及良率不確定之風險。


(b)抗翹曲平衡膜(Balance Film)(先進封裝用):

FOPLP 與 FOWLP 做RDL線路。當線路的堆疊層數越來越高,會產生翹曲(Warpage)的現象。 山太士提出抗翹曲解決方案,推出Balance Film (應力平衡膜),目前客戶最高RDL線路可以推進到13P13M。


(c)暫時接著膠:

應用於基板及晶圓固定用。暫時接著膠用於Wafer貼合,在特定溫度及剪力下,可將已貼合Wafer分離。


(c)雷射解離材料:

應用於FOWLP及FOPLP製程。需通過半導體製程,並在特定波長的雷射下可分解。


(d)晶圓背面研磨材料(BGBM Tape)

應用於用於晶圓薄化過程中的保護。晶圓產出後需經研磨與拋光,讓晶圓研磨到所需的厚度,再進行下一道製程。在這道製程裡,必須使用研磨膠帶固定住晶圓,進行數小時的研磨來讓晶圓厚度減薄。將晶圓研磨至薄後,移除膠帶,再進行下一道製程。


(f)晶圓切割膠帶(Dicing Tape)

晶圓切割是將晶粒(Die)從晶圓上分割出來的切割製程。切割膠帶在此製程的功能即固定晶圓,使晶片能精準地被切割分離,同時避免於切割過程中產生晶片位移或飛晶的情況。


(g)熱解膠膜

可根據製程溫度設計不同解離溫度,應用於CSP製程及其他承載製程。


產業概況

(a)先進封裝製程材料及測試耗材市場概況

半導體產業由傳統製程微縮逐步轉向異質整合與先進封裝技術發展,帶動封裝技術朝多晶粒整合、高I/O密度及高頻高速傳輸方向演進,並使封裝材料於整體製程中之重要性顯著提升。依Yole Group等研究機構資料顯示,受人工智慧(AI)、高效能運算(HPC)及先進封裝需求帶動,全球先進封裝市場規模於 2024年約為461億美元,預計2030 年增長達794億美元,年複合成長率約9.5%, 顯示先進封裝產業具穩定成長趨勢。


先進封裝供應鏈橫跨材料、設備、封測與系統應用,受地緣政治、產能配置與新興材料技術等多重因素影響,各國與企業積極投資新廠與技術聯盟,以提升產能、強化供應韌性與降低供應風險。技術面亦持續創新,從2.5D/3D封裝、Chiplet架構到異質整合方案,推動晶片模組向更高密度、更低功耗及更高效能方向發展。


全球主要晶圓與封裝廠商亦積極佈局先進封裝技術,台積電以CoWoS-R採用有機RDL中介層取代矽中介層,兼具高良率與大面積封裝能力;英特爾以EMIB系列技術縮小橋接間距、提升頻寬與電源完整性;三星則以整合式堆疊電容器(ISC)改善電源傳輸與PI效能,強化AI與高頻運算應用。整體趨勢顯示,先進封裝正朝向更高整合度、散熱效能與電源管理優化方向發展,將持續引領半導體產業邁向異質整合與系統級封裝的新階段。


於先進封裝製程中,除封裝基板、模封材料、介電材料等主要材料外,亦需搭配抗翹曲材料、暫時接著/解離材料、晶圓研磨與切割材料、保護膜及測試耗材等功能性材料,以確保製程穩定性、良率及產品可靠度。隨封裝朝2.5D、3D及Chiplet架構發展,材料性能需兼顧低熱膨脹係數(CTE)、高導熱性及機械穩定性,材料已成為影響封裝效能與良率之關鍵因素。


綜整台積電、英特爾、三星的封裝技術發展趨勢,未來中介層材料應聚焦於高熱導聚合物複合材料與低熱膨脹係數(CTE)高可靠RDL材料的開發,以兼顧機械強度與導電穩定性。台積電的CoWoS-R使用的聚酰亞胺/銅層結構展現優異熱機械性能;英特爾的EMIB需高介電強度的玻璃或有機介電材料以支撐微橋互連;三星的ISC則強調高介電常數氧化物(ZrO₂、Al₂O₃、SiGe)以提升電容密度。建議未來材料研發方向著重於高導熱、低應力、薄型化結構與封裝-晶片一體化製程相容性,以支援AI與高頻運算需求。


其中,面板級封裝(FOPLP)因具高面積利用率與降低單位成本之優勢,逐漸成為產業關注焦點,根據Counterpoint Research旗下公司DSCC公布最新報告指出,未來幾年全球FOPLP(含玻璃基板封裝)市場規模將以29% 年複合成長率向上成長,預估2030年達到29億美元,成為帶動下一波半導體產業成長的重要動能。然因大尺寸基板易產生翹曲、製程均勻性及良率控制不易,仍需仰賴抗翹曲材料、暫時接著材料及先進介電材料等持續優化,以支持其量產推進。 


在整體供應鏈方面,晶圓廠、封裝測試廠(OSAT)、面板及PCB廠商皆積極投入相關技術研發,並加速佈局先進封裝製程惟關鍵材料供應仍以日本及國際大廠為主,台廠正逐步切入利基應用,提升在地供應能力。此外,隨AI晶片對高頻、高熱與高可靠度需求提升,封裝良率與測試精度要求同步提高,帶動測試耗材及相關輔助材料需求增加,形成材料與測試環節同步成長之趨勢。


綜上,先進封裝製程材料及測試耗材已由過往之輔助性角色,逐步轉為影響封裝良率、可靠度及量產效率之關鍵要素;惟其市場發展仍受制於技術成熟度、客戶驗證進度、量產導入時程及整體半導體產業景氣循環等因素影響,未來發展尚具一定不確定性。


(b)高階測試及探針卡相關耗材需求提升

半導體測試係半導體製造過程中確認晶片功能、電性表現及品質可靠度之重要環節,主要透過專業測試設備及測試介面,對晶圓、晶粒及封裝後元件進行電氣性能與功能特性檢測,以確保產品符合設計規格及客戶品質要求。一般而言,IC測試可分為晶圓測試(Chip Probing, CP)及成品測試(Final Test, FT)兩大階段;其中晶圓測試係於晶片封裝前,針對晶圓上各晶粒進行 電性測試,以篩選良品晶粒;成品測試則係於IC封裝完成後,確認其功能、電性及可靠度是否符合規格要求。


3nm、2nm等先進製程線寬更細、電晶體密度更高,微小缺陷就可能造成晶片失效。因此需要更精密的晶圓測試,確認每顆晶粒的電性、功能與可靠度,AI GPU、HPC晶片常搭配HBM、CoWoS、 2.5D/3D封裝,單顆封裝成本很高。如果不良晶粒進入後段封裝,損失會被放大,所以要先確認良品裸晶粒(Known Good Die, KGD),再進入後續封 裝載板進行RDL等製程


此外,Chiplet會把不同功能晶粒整合在同一封裝內,例如邏輯、記憶體、I/O等。這代表不只要測單一晶粒,還要確保晶粒間互連、訊號傳輸與整體封裝後功能正常。工研院資料亦指出,先進封裝架構日益複雜,對後段測試技術提出更高挑戰。而AI晶片架構複雜、腳位數多、訊號速度高,測試項目、測試時間與測試難度都會增加。台經院封測產業報告亦指出,AI晶片架構複 雜度提升,使單顆晶片測試時間與技術難度增加,進而帶動高階測試需求與價值上升。因此,先進封裝製程發展亦同步提高晶圓測試及高階測試需求,並帶動探針卡、測試插座(Test Socket)及相關測試介面需求提升。 


其中,探針卡(Probe Card)為晶圓測試之重要介面,主要由探針、PCB 及Interposer等零組件組成,用以接觸晶圓上晶粒並進行電性測試。晶圓從晶圓代工或IDM 業者製造完成後,會交由半導體測試業者利用探針卡進行晶圓測試,再經研磨、切割、封裝及成品測試等流程,確認產品符合客戶要求。依市場研究機構MARKET RESEARCH FUTURE資料預估,全球探針卡市場 規模預計由2025年約34億美元成長至2035年約65億美元,2025年至2035年複合年成長率約6.8%,成長動能主要來自先進製程晶片測試需求增加,以及 MEMS型探針卡等高階探針卡技術滲透率提升。 


隨高階測試需求提升下,探針卡及相關測試介面使用頻率、測試精度及穩定性要求同步提高。探針卡於長時間、高頻率測試過程中,須維持探針潔淨度及測試穩定性,以降低測試異常、延長探針使用壽命並維持測試效率,故探針清潔片等測試耗材之重要性亦隨之提升。山太士主係提供探針清潔片等測試耗材,隨先進封裝廠產量及技術能力提高,晶片測試量能亦隨之提升,預期將同步帶動測試使用之金屬探針及清潔探針之清潔材料用量等相關耗材需求。


產業上中下游之關聯性

半導體產業屬高度分工且專業化程度高之產業,其上游主要包括矽智財、IC設計及相關設計服務;中游主要包括晶圓製造、製程設備、光罩、化學品、製程材料及先進封裝相關製程;下游則包括晶圓測試、封裝測試、探針卡、測試介面、封裝基板、導線架、模組製作及IC通路等。近年隨AI、HPC及異質整合需求提升,先進封裝已逐漸由傳統後段封裝環節,往晶圓製造及製程整合端靠攏,成為半導體製造服務之重要環節


台灣半導體產業憑藉IC設計、晶圓製造、先進封裝、封裝測試及相關材料、設備供應鏈之完整分工,形成專業化且緊密連結之產業結構。


山太士產品主要應用於晶圓製程、先進封裝、晶圓測試及封裝測試製程,屬半導體製程材料、先進封裝材料及封測耗材供應鏈之一環,橫跨中游製程材料及下游封測耗材供應鏈。茲將其產業鏈關聯圖及中下游相關營運風險列示如下:

主要原料

公司主要原料包含聚酯薄膜、樹脂、光學膠及泡棉等,其中聚酯薄膜及樹脂佔八成以上等。


山太士,是一家半導體功能性薄膜材料公司,主要產品為探針清潔片、抗翹曲材料、暫時接著/解離材料及其他半導體製程用功能性膠膜,和其它光電材料。2025年營收為5億,ROE為27%,毛利率59%,資產負債率為15%,公司產品以半導體材料佔67.80%,光電材料佔32.20%。以毛利率來看,半導體材料毛利率72.07%,光電材料毛利率30.74%。銷售區域以台灣佔77.38%,亞洲(主要是中國)22.39%,歐洲0.15%。公司最大客戶為漢測,佔當年度銷貨比例為62.83%山太士研發費用佔營業收入比例為11.66%


競爭

在半導體及封測產業,由於半導體製程材料對製程穩定性、良率及產品可靠度具關鍵影響,客戶更換材料供應商通常需重新進行測試與驗證,導入門檻相對較高,故完成驗證並建立供貨關係後,具有一定客戶黏著度。惟若客戶製程架構調整、設備方案改變,或競爭材料性能提升,抑或國內外材料供應商以價格、規格或交期優勢競爭,仍可能對公司產品造成替代壓力或影響議價能力。


山太士在半導體封裝用薄膜材料競爭對手有Mitsui Chenicals,LINTEC,積水化學,Resonac,Nitto Denko,Furukwa Electric...。台灣則有晶化科技.....。而半導體封裝用薄膜材料市場規模約20億美金附近


另外,光電產業於步入核心技術標準化、創新空間縮小及產品同質化嚴重之技術成熟階段後,容易進入競爭者眾多及利潤率下降狀況,最終只能靠規模經濟抑或成本優勢維持生存;但長期仍會壓縮研發及品牌價值,導致惡性循環。


在光電產業的競爭上,不論是裁切加工還是光電材料,因中國廠商的大量投入,售價開始急劇壓縮,日系及台系廠商在成本壓力下紛紛退場,因此中國廠商的投入依然是未來面臨的挑戰。


銷貨集中

全球半導體檢測產業係高度寡佔市場,近年隨生成式 AI 崛起,加速帶動 5G、人工智慧、物聯網及電動車等領域發展,致使半導體檢測產業呈現大者恆大趨勢。山太士提供半導體檢測耗材客戶主要集中臺灣,銷貨對象為半導體檢測設備產業,114年度第一最大銷貨客戶漢測,佔當年度銷貨比例為62.83%


鎖定既定市場替代料開發

日系特殊材料,通常會有成本過高及交期過長的問題,或是客戶提高品質要求,而必須改變製程等,在沒有替代料的情況下,往往造成產能下滑,而錯失後續訂單。


面對高技術門檻半導體產業,山太士鎖定既定市場替代料的開發以奠定未來發展基礎。而伴隨各大廠開始降低製程成本與材料國產化的趨勢下,開發具有價格優勢且能取代既有製程的材料。再根據競爭者價格,訂定性價比高的產品售價,並與專業代理商進行合作,以迅速拓展產品通路。


發展趨勢

隨著半導體製程逐步邁入 7 奈米以下先進節點,受限於物理極限、製造成本上升及設計複雜度提升,傳統單晶粒(Monolithic Die)架構之效益逐漸遞減,促使產業由製程微縮轉向系統整合導向發展,帶動 IC 封裝技術由後段製程角色, 轉為推動系統效能提升與功能整合之關鍵技術平台。 


在此趨勢下,異質整合(Heterogeneous Integration)與小晶片化(Chiplet) 設計,已成為高效能運算(HPC)、人工智慧(AI)、通訊及車用電子等應用領域之主要技術發展方向,有助提升設計彈性與整體效能;惟跨晶粒互連標準尚未完全統一,且設計與驗證複雜度提高,相關技術成熟度及量產導入時程仍具不確定性。另隨 2.5D 及 3D 封裝技術透過矽中介層(Interposer)及穿矽通孔(TSV) 等技術,提供高頻寬與高密度整合能力,隨封裝技術由晶圓級朝面板級封裝 (FOPLP)發展,並導入玻璃基板等新材料,雖具提升尺寸穩定性及製程效率之潛力,惟其良率、設備相容性及成本結構仍待驗證,短期內導入進程仍受產業成熟度影響。 


此外,大尺寸封裝及異質材料整合下,熱膨脹係數差異所引發之翹曲 (Warpage)問題,已成為影響製程良率之重要因素,帶動抗翹曲材料及暫時接著/解離材料需求提升,惟相關材料技術門檻及開發難度亦同步提高。於應用面而言,系統級封裝(SiP)與晶圓級封裝(WLP)則持續應用於消費性電子與物聯網裝置,惟該等產品市場競爭激烈,價格壓力及產品生命週期較短,對材料供應商之成本控制與開發彈性提出更高要求。


成長性

近年國內廠商積極布局FOPLP(Fan-Out Panel-Level Packaging)技術, FOPLP技術以方形面板取代傳統圓形晶圓進行封裝,核心價值在於方形面板能夠大幅減少切割時的邊緣浪費,且單次製程可容納更多晶片,提升生產效率並降低單位成本,但生產過程仍面臨不少考驗,包含大型面板加熱時容易產生的翹曲,山太士以材料研發為經營主軸,推進到面板級封裝的翹曲解決方案,能有效解決晶圓變形問題並應用於AI晶片封測,伴隨著AI、高速運算等技術應用發展快速,帶動半導體先進封裝技術大幅增長,市場需求擴大下,期能挹注收入來源。


未來研發工作之發展方向

山太士在光電材料領域已逐步淡出低毛利產品,研發資源聚焦開發半導體材料,主要應用於 FOPLP(扇出型面板級封裝,Fan-Out Panel-Level Packaging,簡稱 FOPLP)、FOWLP (扇出型晶圓級封裝,Fan-Out Wafer Level Packaging ,簡稱 FOWLP)及矽晶圓減薄研磨(晶圓背面研磨及晶背金屬化,Backside Grinding and Backside Metallization ,簡稱 BGBM)、AI 晶片封裝測試材料等市場,目前開發中之產品(如抗翹曲材料)已經陸續完成客戶驗證,並開始出貨。以下為未來研發計畫:

0 意見:

張貼留言