扇出型面板級封裝(FOPLP)技術是未來先進封裝焦點之一。這邊就來簡單理解一下半導體真空濺鍍(Sputter)及電漿蝕刻(Plasma Etch)設備公司，凌嘉。凌嘉也是嘗試應用在多種行業後，最後才轉型聚焦在半導體領域。凌嘉令人注意的是，公司積極佈局扇出型面板級封裝(FOPLP)領域。目前，凌嘉已經申請登錄興櫃。
凌嘉，主係從事半導體產業真空濺鍍(Sputter)及電漿蝕刻(PlasmaEtch)製程設備之研究開發、製造及銷售。
公司以「真空濺鍍」與「電漿蝕刻」雙核心乾式製程技術為基礎，深耕半導體與先進封裝領域。透過自主研發與跨領域技術整合，公司已建構具備高精度、高穩定性、自動化整合及環境友善特性之乾式製程設備平台。其應用範圍由系統級封裝抗電磁干擾屏蔽，逐步延伸至扇出型面板級封裝(FOPLP)、高階IC載板、先進SLP 與 PCB、次世代顯示器及光電元件封裝等領域。
在自主研發方面，凌嘉專注於真空濺鍍製程、電漿蝕刻製程及關鍵模組平台之開發，具備涵蓋精密機構設計、電控系統、電漿物理、真空技術、製程工程、軟硬體整合及自動化控制等跨領域研發能力。憑藉前後段關聯製程之整合經驗，公司可提供包含高真空脫氣、真空濺鍍、電漿蝕刻、表面預清洗、基板溫控及自動化基板傳送系統在內之高度整合型解決方案，協助客戶提升製程穩定性、設備稼動率與量產導入效率。
透過與國際 Tier-1 客戶之共同開發，凌嘉已累積完整之製程參數資料庫與跨材料驗證經驗，能針對不同基材特性、薄膜結構、表面狀態與製程目標快速收斂製程窗口。此一能力使公司得以將半導體前段製程所需之高精度控制、低缺陷要求與高可靠度標準，延伸應用至後段先進封裝、 高階載板及新興材料製程，形成具差異化之技術競爭優勢。
針對通訊與抗電磁干擾屏蔽領域，凌嘉已在系統級封裝屏蔽鍍膜市場建立領先地位。面對次世代 Beyond 5G / 6G 高頻通訊趨勢，公司已於研發早期階段投入薄膜材料、共形鍍膜、屏蔽效能與高頻訊號完整性等技術開發。透過 CORONA 系列設備之立體五面共形鍍膜技術，可於封裝體 頂面及側面形成連續且均勻之金屬屏蔽層，協助晶片與模組在高頻環境下抑制電磁干擾並維持訊號完整性，進一步對接低軌衛星終端、高階智慧行動裝置、車用通訊模組及其他高頻高速應用需求。
凌嘉積極佈局具備全球主流技術潛力之扇出型面板級封裝設備與製程技術。相較於傳統晶圓級封裝，扇出型面板級封裝可透過大面積方形載板提升單批次封裝單元產出效率，並降低單位製造成本。凌嘉現有設備已具備 700 × 700 mm² 大型面板量產實績，並成功切入國際指標性供應 鏈，展現於大面積先進封裝設備市場之技術能力與量產驗證基礎。
隨著 AI 運算晶片、高效能運算(HPC)與異質整合需求快速成長，扇出型面板級封裝技術正由 Core FO 應用，逐步朝向 HD FO(High-Density Fan-Out，高密度扇出型封裝)與 UHD FO(Ultra-High-Density Fan-Out， 超高密度扇出型封裝)演進。凌嘉透過超薄且連續之金屬種子層濺鍍技術，以及高選擇性電漿蝕刻模組，支援細線路重佈線層製作、低側蝕圖案控制與高可靠度金屬化需求，進一步強化於全球扇出型面板級封裝設備市場之競爭地位。
在先進載板領域，公司致力於推動有機載板由傳統濕式製程逐步導入乾式製程，以因應高頻高速、高密度互連與綠色製造之產業趨勢。透過核心電漿技術執行盲孔除膠渣、微孔成形、增層材料蝕刻與表面活化等製程，可有效克服傳統化學藥液在微小盲孔中受表面張力與流體交換限制所造成之孔底清潔不足問題，提升孔底潔淨度、界面附著力與後續金屬化可靠度。
此類乾式製程結合低粗糙度金屬種子層濺鍍技術，可降低傳統粗化與濕式化學銅製程對高頻訊號傳輸造成之導體損耗與可靠度風險，並支援次世代玻璃核心基板（Glass Core Substrate）與高密度載板之精密金屬化需求。藉由電漿蝕刻、表面處理與真空濺鍍之整合，公司可協助客戶在符合 ESG、低廢液排放與減碳製造趨勢下，實現更高層數、更細線路與更高密度之載板設計。
此外，凌嘉利用自有研發能量提供高功率陶瓷散熱基板代工服務，現已具高品質 DPC（Direct Plated Copper）製程代工的穩定供貨能力，並積極投入技術迭代，將「邊射型雷射（EEL）全製程服務」與「面射型雷射（VCSEL）薄銅製程」列為重點研發目標，期能切入次世代車用LiDAR 與 3D 感測供應鏈。
凌嘉除專注於核心技術的模組化設計之外，同時具備自動化生產線整合能力，並擁有開發如高真空烤箱等關鍵周邊設備的技術實力，能為客戶提供更完整且具備高度兼容性的量產解決方案。
同時，凌嘉在馬來西亞成立子公司 LincoTec Technology（Malaysia）Sdn. Bhd.（簡稱馬來西亞凌嘉）並進行建廠，作為大中華以外地區之備援產能，結合台灣研發總部與各生產基地之多軌分工。
以下為凌嘉的產品:
凌嘉目前提供之核心商品與服務涵蓋「真空濺鍍設備銷售」、「電漿蝕刻設備銷售」、「客製化打樣及製程共同開發服務」、「設備售後維護、技術支援及耗材供應」，與「先進鍍膜代工服務」。
隨著全球 AI、高效能運算，及 Beyond 5G 與 6G 通訊技術快速發展，半導體產業已由單純依賴電晶體微縮，逐步轉向以異質整合與先進封裝提升系統效能的新階段。晶圓級封裝、面板級封裝、3D IC 與高階載板等技術，已成為提升晶片運算效能、縮短訊號傳輸路徑、降低功耗並縮小系統體積之關鍵解決方案。
在上述技術演進過程中，真空濺鍍與電漿蝕刻扮演重要角色。真空濺鍍可用於高附著力金屬種子層、功能性薄膜及屏蔽層沉積；電漿蝕刻則可支援增層材料蝕刻、微孔成形、孔底清潔、殘留物去除及表面活化等關鍵製程。兩者共同構成先進封裝與高階載板製程中，重分佈線層（Redistribution Layer, RDL）、高密度互連（High Density Interconnect, HDI）、低粗糙度金屬化與高可靠度界面整合之重要技術基礎。
凌嘉之真空濺鍍設備，包括 CORONA 系列與 MUSCA 系列，以及電漿蝕刻設備 PISCES 系列，將持續因應先進封裝、高階 IC 載板、先進 PCB 及光電元件封裝等應用需求，提供高穩定性、高均勻性與可量產化之乾式製程解決方案，並支撐客戶於細線路化、高密度互連、異質整合與綠色製造趨勢下之製程升級。
(1)真空濺鍍設備：
真空濺鍍設備主要用於在基材表面沉積高精度、高附著力、高緻密度之金屬薄膜，可應用於抗電磁干擾屏蔽（EMI Shielding）、功能性薄膜、金屬種子層、外觀鍍膜及各類平面 / 曲面鍍膜等製程。
凌嘉深耕真空電漿製程技術，憑藉堅實的物理氣相沉積（PVD）設備開發與製程整合能力，可針對不同幾何形貌與應用需求之基材，提供高精度、高附著力與高均勻性的關鍵鍍膜解決方案，涵蓋平面、曲面、立體封裝體、盲孔及深孔等多元鍍膜應用：
a. 平面/曲面鍍膜：
於真空環境下，透過磁控濺鍍技術，在各類平面或具備特定弧度之曲面基材上，沈積出高精度、高附著力且緻密之金屬薄膜。適用於細線路種子層鍍膜、功能性金屬薄膜，及光學鍍膜等製程需求。
b. 立體五面鍍膜：
以優異的共形沈積能力，可同步在晶片封裝體之頂面及四個側面形成均勻且無縫的金屬屏蔽層，為抗電磁干擾屏蔽（EMI Shielding）製程之核心技術。該技術可有效降低晶片間及模組內 部之電磁交互干擾，提升電子產品之訊號完整性與系統可靠度。凌嘉科技於抗電磁干擾屏蔽濺鍍設備領域已具備全球領先之市場地位。
c. 盲孔鍍膜：
針對先進封裝與高階載板所需之種子層（Seed Layer）鍍膜需求，透過優化之電漿條件與沉積路徑控制，有效降低微小盲孔內之物理遮蔽效應，使金屬薄膜能穩定沉積於孔壁與孔底。此技術 可確保後續電鍍製程具備良好導通性與完整填孔能力，滿足細線路之互連需求。
d. 深孔鍍膜：
針對高長寬比深孔結構，透過電漿源、靶材配置、基板運動機構與製程參數之整合優化，提升金屬原子於孔內側壁與底部之覆蓋率與連續性。此技術可應用於跨層導通結構與高密度垂直互連製程，是實現三維積體電路（3D IC）、異質整合與先進封裝架構之關鍵鍍膜技術。
凌嘉主要真空濺鍍設備系列如下：
(a). CORONA 系列：
適用於各類平面及曲面基材之濺鍍製程，具備優異的立體五面鍍膜能力與高靶材利用率設計，為抗電磁干擾屏蔽 （EMI Shielding）濺鍍應用的量產設備平台。
CORONA 系列專精於抗電磁干擾屏蔽鍍膜及平面 / 曲面精密鍍膜，具備優異之立體五面共形鍍膜能力與曲面沉積能力，可於封裝體頂面與側面形成連續且均勻之金屬屏蔽層。該系列主要應用於智慧型手機、穿戴式裝置、車載電子、物聯網（IoT）、通訊模組及低軌衛星通訊等產業，協助晶片與模組抑制電磁干擾，並提升高頻環境下之訊號完整性與系統可靠度。
(b). MUSCA 系列：
專為扇出型面板級封裝（Fan Out Panel Level Package, FOPLP）與高階載板鍍膜所設計之濺鍍設備，支援最大 700×700 mm2面板尺寸，可沉積高緻密度且具優異電性表現之金屬種子層，滿足先進封裝細線路與高密度互連製程需求。
MUSCA 系列為扇出型面板級封裝（FOPLP）、高階 IC 載板及細線路製程應用設計，主要用於沉積重佈線層及後續電鍍製程所需之關鍵金屬種子層。其技術優勢在於可於大型面板與高密度互連結構上形成均勻、連續且高可靠度之金屬薄膜，並支援微小盲孔、低粗糙度基材與高密度封裝之金屬化需求。相關應用涵蓋 PMIC、RF IC、車用 SoC、AI / HPC 晶片封裝及消費型 CPU / GPU 等高密度封裝產品。
(2)電漿蝕刻設備：
電漿蝕刻設備主要用於基板表面清潔、材料蝕刻、殘留物去除、微孔成形、增層材料減薄及表面活化等乾式製程。
凌嘉之電漿蝕刻設備（PISCES 系列）具備高度製程彈性，可依據不同基板材料特性、表面狀態與微結構需求，精準執行以下六大核心製程：
a. Desmear/Descum（除膠渣/殘留物去除）：
針對雷射鑽孔後產生之樹脂膠渣（Smear），以及微影顯影後殘留之感光抗蝕劑（Photoresist Residue），進行精準電漿去除。此製程可有效清潔盲孔（Via）底部與孔壁表面，確保後續金屬化製程之電性導通可靠性與薄膜附著力，是提升後段製程良率與可靠度的重要基礎。
b. Thin Down（增層材料減薄）：
針對先進封裝與 IC 載板所使用之有機絕緣增層材料，例如 ABF 膜、介電材料或感光型絕緣材料，進行高均勻性且可控之電漿減薄加工。透過精準厚度控制，可協助實現封裝結構薄型化，並改善高頻訊號傳輸、阻抗匹配與製程整合彈性。
c. Filler Cut（填料切割）：
透過特定反應氣體配方與電漿能量控制，選擇性修整有機絕緣材料中外露或突起之無機填料。此製程可改善微孔周緣與材料表面之微觀形貌，降低因填料突出、分佈不均或界面粗糙所造成之缺陷風險，進一步提升異質材料界面品質與後續金屬化可靠度。
d. Via Formation（微孔成形）：
利用高密度電漿與異向性蝕刻技術，於先進封裝與高階載板之有機增層材料中進行高精度微孔加工。相較於傳統雷射鑽孔製程，電漿微孔成形可突破小孔徑、細線路與高密度互連製程限制，並有助於提升孔型垂直度、尺寸一致性與製程均勻性。
e. Metal Etch（金屬蝕刻）：
針對不同金屬薄膜材料進行可控之電漿蝕刻與圖形化加工。透過氣體化學反應、離子能量與製程條件優化，可達成良好的蝕刻速率、輪廓控制與材料選擇比，滿足種子層移除、金屬圖形定義及多層金屬製程整合需求。
f. Enhance Pre-clean（強化預清洗）：
於種子層濺鍍、金屬沉積或後續接合製程前，進行高效率表面活化、污染物去除與氧化層控制。此製程可移除有機殘留、吸附水氣、表面氧化物與微量污染物，提升有機材料與金屬層之間，或不同金屬層之間的界面附著力（Adhesion），並強化結構於高溫高濕、高頻訊號及高電流循環環境下之長期可靠度。
凌嘉主要電漿蝕刻設備設備系列如下：
(a). PISCES 系列：
具有不同子系列型號，能搭載 CCP、ICP、RIE、 HDP 等多種類電漿源，及搭配靜電吸盤等抗翹曲整合方案。用於先進封裝、IC 載板與顯示器之清潔、金屬或有機材蝕刻及殘留物去除。
PISCES 系列可依據不同材料特性、基板尺寸與製程需求，彈性搭載 CCP、ICP、RIE、 HDP 等多型式電漿源，並可整合靜電吸盤（Electrostatic Chuck, EChuck）、控溫基板載台及基板抗翹曲方案，以提升製程均勻性、輪廓控制能力與量產穩定性。
PISCES 系列可精準執行等向性或異向性之有機材料、無機材料與金屬材料蝕刻，關鍵應用包括先進封裝與IC載板之除膠渣（Desmear）、去殘膠（Descum）、重佈線層（RDL）清潔、金屬種子層蝕刻、絕緣增層材料減薄、微孔成形及表面預清洗等製程。透過高均勻性與高選擇性之電漿控制能力，可提升孔底清潔度、界面附著力、細線路圖形品質與後續金屬化可靠度。
在次世代 Micro LED 顯示器製程中，PISCES 系列亦可用於有機平坦層之精密減薄、電極顯露與殘留物去除，協助改善巨量轉移後之良率修復與製程收斂問題。整體而言，PISCES 系列為提升先進封裝、 IC 載板、先進 PCB 與次世代顯示器良率、可靠度及量產穩定性之關鍵乾式製程設備。
(3)客製化打樣及製程共同開發服務
凌嘉科技不僅提供高穩定性的量產設備，更憑藉核心技術的通用性與擴展性，積極採取「製程共同開發夥伴（Joint Development Partner, JDP）」模式，針對全球各領域領先企業（Tier 1）提供專業的打樣驗證與前瞻製程開發服務。
透過早期研發介入，公司能精準掌握次世代材料、先進結構與新興應用之關鍵製程參數，並於量產導入前完成技術可行性驗證，進一步強化未來大規模商轉之可行性，進而支撐公司中長期的營收成長動能。
近五年內，公司於半導體產業鏈中，累計之打樣與製程驗證客戶總數已突破 100 家。在這些廣泛的技術合作中，包含 65 家以上具備全球市場領導地位的標竿企業與機構，合作領域橫跨晶圓代工（Foundry）、專業封裝測試（OSAT）、整合元件製造（IDM）、電子製造服務（EMS）、IC 載板與高階 PCB 製造、顯示面板、有機載板材料供應商、全球終端品牌大廠，以及國際頂尖產學研機構等十大關鍵範疇。透過上述早期技術合作與跨產業製程開發經驗。
(4)設備售後維護、技術支援及耗材供應：
針對上述服務，提供裝機、保固、移機、耗材銷售，及量產解決方案等售後服務。
(5)先進鍍膜代工服務：
利用自有研發之種子層濺鍍設備與核心製程技術，提供客戶前期產品開發之樣品打樣、製程驗證與小量代工服務。
扇出型封裝 Fan-out Panel Level Packaging
後摩爾定律（Moore‘s Law）時代，前段製程的研發及設備成本大幅提升，採用先進封裝以進一步提高晶片整合度並降低製造成本，已是半導體展業變革趨勢。
扇出型封裝技術包括FOWLP與FOPLP，共同點是能以扇出的形式形成較多的I/O引腳，藉此使單一晶片能整合更多功能，並達到薄型化及降低成本等優點。兩者主要差異在於生產時的載體不同，進而能依晶片用途而選擇於細線路尺寸及封裝成本之間的平衡。
早期的打線接合技術是將IC晶片固定於導線架（Lead Frame）上，再以例如金線等焊線連接晶片與外引腳之間，其缺點除了必須「一根一根地」打線之外，由於導線架的金屬接腳只能製作在四周圍，所以當晶片的接腳需求提高時，將增加封裝體積且將提高焊線的材料成本，並不利用在日益要求重量、尺寸及多元功能的消費型電子產品上。
1960年代，美國IBM公司提出以覆晶形式的晶片接合方式，是先於矽晶片上以晶圓級封裝（Wafer Level Package；WLP）佈線，並採用Fan in設計形成位於晶片範圍內之金屬凸塊（Bump），及位於凸塊上的金屬焊材，此時。金屬焊材能加熱而形成球狀，進而當晶片與電路板連接時能依其物理性質而具自我校正位置的功效，藉此提高良率並用於細小節距（Fine Pitch）的產品上。由於覆晶技術具有高I/O密度、易於電磁遮蔽處理、低電感、封裝尺寸小等優點，已成為目前市佔率最高之封裝技術。
進一步，德國英飛凌公司（Infineon Technologies）於2001年提出US6727576B2專利，為扇出型晶圓級封裝（Fan Out Wafer Level Package；FOWLP）技術之濫觴。節錄SEMI國際半導體產業協會於其官網之說明：「FOWLP技術是從半導體裸晶的端點上，向外拉出需要的電路至重分佈層（Redistribution Layer；RDL），進而形成封裝。其最大的特點在於：在尺寸相同的晶片下讓重分佈層範圍更廣，晶片腳數更多，單晶片可以整合更多功能，並達到無載板封裝、薄型化以及低成本等優點。若希望達到高密度量產的目標，重分佈層的技術應用將是關鍵。
以下整理扇出型晶圓級封裝與扇出型面板級封裝的特點比較：
產業概況
真空濺鍍技術係於高真空環境下，透過電場激發製程氣體形成電漿， 並以高能離子轟擊靶材，使靶材原子脫離並沉積於基板表面，形成高精度、高附著力且緻密之功能性薄膜。
電漿作為物質的第四態，具備高化學活性、方向性與製程可控性，據此發展之乾式電漿蝕刻技術，可精確控制材料去除速率、蝕刻深度、輪廓形貌與表面狀態，滿足半導體製程中微米級甚至奈米級的加工需求。
相較於傳統濕式化學製程，乾式電漿蝕刻製程具備低化學品使用量、低廢液排放、高解析度與良好製程整合性等優勢，符合全球 ESG 永續製造發展趨勢。
以下將公司所屬產業之現況與發展進行分析：
(a)半導體先進封裝－抗電磁干擾屏蔽濺鍍之市場趨勢
為解決高密度封裝中晶片、模組與射頻元件之間的電磁交互干擾問題，傳統金屬屏蔽蓋（Shielding Can）因受限於體積、重量與結構整合彈性，正加速被「五面薄膜共形屏蔽」濺鍍技術取代，該技術可於封裝體頂面與四個側面形成連續且均勻之金屬屏蔽層，在維持良好屏蔽效能的同時，滿足終端產品對輕薄化、小型化與高訊號完整性的需求。
受惠智慧型手機等可攜裝置、IoT 家電、5G 基礎設施，與低軌衛星地面通訊設備的需求增長，將維持相關製程設備的出貨穩定性。此外，隨智慧座艙、自動駕駛與車聯網應用快速發展，車用晶片與通訊模組大量導入先進封裝，亦帶動具備高度可靠性與量產穩定性之屏蔽製程需求大幅提升。
依據 IDTechEx 產業報告（EMI Shielding for 5G and 6G Electronics 2024），抗電磁干擾屏蔽應用於 2034 年之前的年複合成長率（CAGR）預估為7%。
(b)半導體先進封裝－扇出型面板級封裝之市場趨勢
為追求更高的產出效率與降低單位成本，先進封裝形式正由晶圓級封裝（Wafer Level Package，WLP）逐步延伸至大面積的面板級封裝 （Panel Level Package，PLP），以提升單一製程批次可處理之封裝晶片數量，進而改善量產經濟性。
依製程整合路線區分，面板級封裝主要可分為 Chip-first 及 Chip-last 兩大技術架構，Chip-first 具備投資成本較低、量產導入門檻較低等特性，線寬/線距多以 15µm 以上之 Core FO 應用為主，Chip-last 則更適用於高性能運算（HPC）、高階 CPU/GPU 與先進異質整合應用， 並朝向5µm 等級之 HD FO（High-Density Fan-Out，高密度扇出型封裝）及 2µm 以下之 UHD FO（Ultra-High-Density Fan-Out，超高密度扇出型封裝）等極細線路產品應用發展。
於本領域中，為具體衡量單一基板所能容納之封裝晶片數量，通常是以製程有效面積為依據，目前市場主要朝向 700×700 mm2 與 310×310 mm2 兩大主流尺寸發展，以因應不同終端應用對成本效益、 線路精密度，與設備成熟度之需求，其中，Core FO 追求單一製程批次可處理之封裝晶片數量的最大化，故以 700×700 mm2 面板尺寸為主流發展方向，凌嘉於此領域已有設備出貨實績； HD FO 及 UHD FO 則因線路精密度要求較高，現階段多由既有半導體前段製程設備向後段封裝應用延伸，因此以 310×310 mm2尺寸為主要發展平台。
就產業佈局而言，晶圓代工廠主要聚焦於 UHD FO 等高階先進封裝應用，Tier-1 封裝廠與載板廠則多由 Core FO 起步，並逐步向 HD FO 及更高階應用延伸。近年產品應用則以 PMIC 與 RF IC 為主要量產基礎，並加速擴展至 AI、HPC 與車用電子等高成長市場。
著眼於此一發展趨勢與市場商機，凌嘉科技除已於 Core FO 應用有設備出貨實績外，亦積極投入 HD FO 與 UHD FO 相關製程與設備技術開發，持續強化於面板級封裝關鍵設備市場之技術布局與競爭地位。
依據 Yole 產業報告（Status of the Advanced Packaging Industry 2026），扇出型面板級封裝產業於 2031 年之前的年複合成長率 （CAGR）預估高達 40%。
(c)IC 載板及先進 PCB 產業－增層材料蝕刻、濺鍍種子層
隨著 AI 人工智慧、高效能運算（HPC）與高速通訊應用快速發展，先進晶片對資料傳輸速率、封裝密度與訊號完整性的要求日益嚴苛，促使高階 IC 載板，例如 ABF 載板，以及先進 PCB 必須朝向極細線路、高密度互連與深微盲孔結構演進。
然而，現行主流濕式製程已逐漸面臨物理與材料整合瓶頸。首先，傳統化學銅製程為提升金屬層與基板之附著力，通常需對基板表面進行粗化處理；惟當高頻訊號傳輸需求提升時，過度粗糙之導體界面將加劇集膚效應與導體損耗，進而造成訊號衰減、傳輸延遲與訊號完整性下降。
其次，隨著盲孔孔徑持續微縮且深寬比提高，化學藥液受表面張力、孔內流體交換效率與反應副產物排出能力限制，難以穩定滲透至孔底並完成均勻處理，易導致膠渣殘留、孔底清潔不足與後續電鍍不良，進而影響導通可靠性與製程良率。
此外，當線路尺寸進一步微縮，或導入玻璃基板、低粗糙度有機材料等高平整度基材時，傳統化學銅製程在平滑表面上的附著強度與界面穩定性將面臨挑戰，限制先進材料與次世代載板結構之導入空間。
除了技術瓶頸，全球半導體供應鏈對於「環境友善」與「淨零碳排」的追求，已將 ESG 轉化為具體的採購規範。傳統濕式製程因消耗大量純水並產生重金屬廢水，後續處理成本高昂，且製程高度依賴強酸強鹼藥劑，不符合產業「減化學品」與節能的綠色轉型目標。相較之下，乾式真空製程在能源使用效率與環境負擔上具備顯著優勢。
在市場規模方面，目前尚未有直接的調查報告說明此應用領域的規模，若以載板化學銅市場為總潛在市場（TAM），則根據機構預估，114 年起全球 PCB 與載板化學銅市場將超越 51.4 億美元。基於上述技術瓶頸與環境規範的剛性需求，預期高階載板應用市場中約有 10% 的 佔有率（即 5.14 億美元）具備由濕式製程轉向乾式製程的替代空間，呈現出龐大的藍海商機。
(d)Micro LED 產業
隨著 AI 空間運算、AR / XR 智慧眼鏡、高階車載顯示器及高端穿戴裝置等應用需求快速成長，Micro LED 憑藉高亮度、高對比、低功耗、長壽命與高可靠度等特性，被視為繼 OLED 之後最具潛力的次世代顯示技術之一。依據 Precedence Research 產業報告，全球 Micro LED 顯示市場預估將於 2025 至 2034 年間維持高速成長，年複合成長率約為 70.35%，顯示其在新型顯示應用中的長期成長潛力。
在 Micro LED 邁向商用化與量產導入的過程中，巨量轉移後之後段良率修復與製程收斂，仍為產業量產化的重要瓶頸。巨量轉移後通常需透過有機材料進行平坦化處理，後續再執行高均勻性且高精度之有機層減薄製程，使微米級電極能穩定且完整顯露。若減薄或殘留物移除不均，可能造成填料殘留、發光區遮蔽或電極接觸不良，進而影 響顯示面板之發光均勻性、發光效率與最終產品良率。
凌嘉之電漿製程設備已實際導入 Micro LED 量產線，協助客戶進行有機層減薄、電極顯露與殘留物去除等關鍵製程，突破巨量轉移後之良率修復瓶頸。憑藉高均勻性、高穩定性與可量產化之製程控制能力，凌嘉為目前市場上少數能提供穩定減薄顯露製程解決方案之設備供應商。
(e)高功率陶瓷散熱基板金屬化
陶瓷散熱基板之市場需求，主要受惠於雷射二極體封裝、光通訊、車用 LiDAR、高功率工業雷射及資料中心光互連等應用快速成長。其中，邊射型雷射（Edge-Emitting Laser, EEL）廣泛應用於光通訊網路、高功率工業雷射、醫療與感測等領域。依據 The Business Research Company 產業報告，全球 EEL 市場預估將由 2025 年之 20.2 億美元成長至 2030 年之 35.5 億美元，年複合成長率（CAGR）約為 11.6%，顯示高功率雷射應用對散熱基板與高可靠度封裝材料之需求將 持續提升。
另一方面，面射型雷射（Vertical-Cavity Surface-Emitting Laser, VCSEL）廣泛應用於 3D 感測、自動駕駛 LiDAR、資料中心光互連與消費性電子裝置。依據 Mordor Intelligence 產業報告，全球 VCSEL 市場預估將由 2026 年之 29.4 億美元成長至 2031 年之 69.1 億美元，年複合成長率（CAGR）約為 18.64%。隨 AI 資料中心高速光互連、車用感測與高階光電元件需求擴大，VCSEL 封裝對高散熱性、高附著力與高可靠度金屬化基板之需求亦將同步提升。
隨著光電半導體技術持續演進，高功率雷射元件對陶瓷散熱基板提出更嚴苛的製程要求，包括微米級線路精度、高導熱效率、低界面熱阻、優異金屬附著力，以及在熱循環與高功率操作環境下的長期可靠度。凌嘉憑藉核心真空濺鍍技術，可於陶瓷基材表面精準沉積高緻密度金屬種子層，並透過薄膜結構、界面活化與製程參數優化，提升金屬層與陶瓷基材之界面結合強度，有效降低高功率元件於極端溫差與熱循環條件下之脫層風險。
只要客戶封裝規格符合公司設備與製程技術範圍，凌嘉即具備切入全球一線光電元件供應鏈之競爭條件。透過陶瓷基板金屬化、種子層濺鍍與高可靠度界面製程能力，公司可支援 EEL、VCSEL、光通訊、車用 LiDAR 與高功率光電元件等應用之長期發展需求。
產業上、中、下游之關聯性
A. 上游：零組件及基礎材料供應體系
公司所處產業之上游供應體系，主要可分為設備零組件供應端與製程材料供應端兩大類別。
設備零組件供應端方面，公司產製真空濺鍍與電漿蝕刻設備， 需採購多項高精密關鍵零組件，包括真空腔體、真空泵與真空零組件、電漿電源供應器、電漿源模組、氣體供應與控制模組、自動化控制系統元件、感測器及各類精密機構模組等。上述零組件之品質、穩定性與供應交期，將直接影響公司設備之製造效率、系統可靠度與量產交付能力。
製程材料供應端方面，於 PCB、IC 載板與先進封裝應用中，上游材料包含銅箔基板、高階增層材料，例如 ABF 膜、乾膜光阻、環氧模封材料（EMC）、玻璃基板及其他有機或無機基材。此類材料之物理與化學特性，包括表面粗糙度、熱膨脹係數、介電特性、填料組成、吸水率與耐電漿能力，皆會直接影響公司設備於電漿蝕刻、表面處理或種子層濺鍍製程中之參數設定與製程窗口。
此外，真空乾式製程所需之製程氣體，例如氬氣、氧氣、氫氣、氮氣及氟系氣體等，以及金屬或合金靶材，例如銅靶、鈦靶、不鏽鋼靶與其他合金靶材等，亦為影響製程品質之關鍵材料。其純度、成分穩定性與批次一致性，將直接影響電漿反應穩定性、蝕刻均勻性、薄膜緻密度、附著力及電性表現，進而影響公司設備之製程控制精度與客戶端量產良率。
B. 中游：設備研發、製造與代工服務(凌嘉科技核心)
凌嘉定位於產業鏈中游，主要從事真空濺鍍與電漿蝕刻設備之研發、製造、銷售及相關製程服務，並透過「製程共同開發」模式， 深耕半導體先進封裝與 PCB / IC 載板兩大核心應用領域。
半導體先進封裝領域方面，公司憑藉共形屏蔽鍍膜技術與量產型濺鍍設備，深耕抗電磁干擾屏蔽市場，並針對扇出型面板級封裝提供 Core FO 等級之濺鍍與電漿蝕刻製程解決方案。同時，公司亦持續投入高密度 HD FO 與 UHD FO 規格所需之精密鍍膜、蝕刻與表面處理技術開發，以擴大於高階先進封裝市場之佈局。
PCB / IC 載板領域方面，公司致力推動乾式製程導入，利用電漿蝕刻、表面處理與真空濺鍍技術，協助客戶降低對傳統濕式製程之依賴。此類乾式製程可支援增層材料蝕刻、孔底清潔、種子層濺鍍及低粗糙度金屬化需求，有助於降低高頻高速訊號傳輸下之導體損耗與集膚效應影響，並可應用於次世代玻璃基板與高密度互連結構之精密金屬化製程，進一步強化客戶於綠色製造與高階載板應用之競爭力。
此外，公司亦運用自主研發之濺鍍設備與電漿製程平台，提供樣品打樣、製程驗證及小量代工服務，協助客戶於產品開發初期完成材料驗證、製程條件評估與量產導入可行性確認。
C. 下游：全球產業生態系與應用端
公司下游客戶群涵蓋全球半導體、IC 載板及高階 PCB 產業之領導廠商。在半導體領域，客戶包含整合元件製造商、晶圓代工廠及專業封裝測試廠，終端應用涵蓋高效能運算、AI 晶片、車用電子、低軌衛星通訊及高速網通設備等高成長市場。
於 IC 載板及高階 PCB 領域，公司客戶則包含全球主要 IC 載板廠、高階 PCB 製造商及電子製造服務商，其產品應用涵蓋消費型 CPU / GPU 主板、伺服器與資料中心主板、嵌入式晶片載板、高頻高速通訊模組及車用電子模組等。
隨著終端應用持續朝向高頻高速、高密度互連與微縮線路發展，公司持續與下游客戶共同克服傳統濕式製程在細線路、深微孔、低 粗糙度金屬化及材料界面可靠度等方面之技術瓶頸，協助客戶提升線路之高電流承載能力、高頻傳輸性能與長期可靠度。
凌嘉，是一家半導體真空濺鍍(Sputter)及電漿蝕刻(Plasma Etch)設備公司，2025年營收9.6億，ROE為6%，毛利率48%，資產負債率為32%。營收以設備銷貨收入佔71%，售服收入佔24%，代工及其他收入佔5%。以毛利率來看，設備事業毛利率為54.51%，代工毛利率為-86%。銷售區域以台灣佔11.88%，中國大陸佔43.07%，其他佔45.05%。目前，公司的客戶分佈於光電產業、化合物半導體、先進封裝及半導體後段製程。凌嘉研發費用佔營收比例為14.92%。
競爭
(1)真空濺鍍設備
全球真空濺鍍設備市場主要由美系大廠（如 Applied Materials）及日系廠家（如 TEL、ULVAC）主導。這些大廠通常傾向提供標準化的機台，並專注於前段晶圓製造（FEOL）或標準化封裝製程。
凌嘉專注於提供新製程或新材料的解決方案。對國際大廠來說：屬於非標準化產品的常規應用，極少願意承接此類客製化需求；對中小廠來說：技術能量不足、無相關製程經驗，缺少終端客戶信任基礎。凌嘉熟悉此開發生態，有能力及技術提供客製化服務，故能取得高利基藍海市場。
公司在抗電磁干擾屏蔽濺鍍設備領域已達成全球市場領先地位，具備卓越的立體五面鍍膜能力與高利用率靶材設計（COO 表現優異），為全球手機 Tier-1 品牌之核心供應商。
(2)電漿蝕刻設備
全球電漿蝕刻設備市場主要由 Lam Research、Tokyo Electron （TEL）等國際大型設備商主導，其核心優勢集中於半導體前段製程，特別是先進邏輯製程、EUV 微細圖案加工、記憶體高深寬比蝕刻，以及高產能晶圓量產製程等標準化且規模龐大之應用市場。
此類國際大廠通常以高階晶圓製程平台為核心，專注於先進節點、記憶體與大規模量產應用，並透過標準化設備平台與全球服務網路建立競爭優勢。然而，對於先進封裝、IC 載板、玻璃基 板、Micro LED 及其他新材料導入所衍生之非標準化製程需求，因其高度客製化、製程變異性高且初期市場規模尚未明確，國際大廠承接意願相對有限。
凌嘉專注於提供新製程與新材料之客製化解決方案。對國際大型設備商而言，此類非標準化應用通常涉及高度客製化開發、製程條件收斂與長期驗證，且初期量產規模不明確，未必符合其標準化平台與規模化銷售策略；對中小型設備商而言，則可能受限於電漿、真空、薄膜、材料及整合製程經驗不足，較難取得終端客戶信任。
凌嘉熟悉先進封裝、載板與新興顯示製程之開發生態，並具備自主開發關鍵模組與跨製程整合能力，可提供涵蓋有機材料蝕刻、金屬材料蝕刻、表面預清洗、孔底清潔至金屬種子層濺鍍之整合型乾式製程方案，協助客戶精準突破新材料導入與量產製程瓶頸，進而切入高技術門檻與高附加價值之利基市場。
公司鎖定化學鍍銅轉向真空濺鍍種子層，以及傳統濕式製程轉向乾式電漿製程之潛在替代市場。透過 PISCES 系列電漿蝕刻設備，公司可提供高均勻性有機材料蝕刻、增層材料減薄、微孔除膠渣與表面活化製程，協助 IC 載板與先進 PCB 客戶降低對傳統濕式製程之依賴。此類乾式製程有助於改善細線路製程中之側蝕控制、孔底清潔度、低粗糙度金屬化及後續鍍膜附著力，同時降低水資源與化學品使用量，符合高階載板產業朝向細線路化、高頻高速傳輸與綠色製造之發展趨勢。
在 Micro LED 領域，公司提供高均勻性有機層減薄、電極顯露與殘留物去除製程，協助客戶解決巨量轉移後之平坦化層移除、電極接觸可靠度與發光均勻性等關鍵製程瓶頸。此類應用對電漿均勻性、材料選擇性、蝕刻深度控制與量產穩定性具備高度要求，屬於目前多數設備商較少深度佈局之高技術門檻市場。公司設備已實際導入 Micro LED 量產線，具備相較於中小型設備商更成熟之製程實績與客戶驗證基礎。
在台股方面，和凌嘉有相類似的有友威科，暉盛，天虹....等等。
趨勢
(A)真空濺鍍
(a)於半導體先進封裝、高階 IC 載板與先進 PCB 領域中，真空濺鍍設備之核心任務之一，在於形成具高附著力、低電阻且連續性良好之金屬種子層。隨著線寬 / 線距朝 2 µm 以下微縮，種子層厚度、均勻性、連續性與界面附著力之控制要求日益嚴苛。相較於傳統較厚之種子層結構，過厚金屬膜在後續閃蝕或種子層移除步驟中，易產生側蝕、線寬損失甚至線路結構失效。因此，能兼具超薄化、連續性、低片電阻與高附著力之 PVD 鍍膜技術，已成為支撐極細線路、高密度互連與先進封裝量產之關鍵技術。
(b)為因應 B5G、低軌衛星通訊與系統級封裝（SiP）之高頻高速應用需求，傳統金屬屏蔽蓋因體積、重量與結構整合限制，正逐步由五面共形濺鍍屏蔽技術取代。此技術可於封裝體頂面與四個側面形成連續且均勻之導電金屬屏蔽層，有效抑制晶片、模組與射頻元件之間的電磁交互干擾，並提升高頻環境下之訊號完整性與系統可靠度。隨終端產品朝向輕薄化、小型化與高整合度發展，五面共形濺鍍已成為 EMI Shielding 量產製程之重要技術方向。
(c)大面積鍍膜均勻性與基板翹曲控制：
隨著扇出型面板級封裝、高階載板與大尺寸基板應用快速發展，如何在大面積基板上沉積高均勻性、高緻密度且低缺陷之金屬薄膜，已成為真空濺鍍設備之核心挑戰。尤其在 310 × 310 mm２、510 × 515 mm２、600 × 600 mm ２ 及 700 × 700 mm２等大尺寸平台中，薄膜厚度均勻性、片電阻均勻性、電漿分佈、靶材利用率與基板傳送穩定性，皆會直接影響後續製程良率。
此外，大面積有機載板、玻璃基板與複合材料基板常伴隨翹曲、熱膨脹不匹配與表面平整度變異等問題。因此，濺鍍設備需整合基板固定、溫度控制、傳送機構、靶材配置與製程參數優化能力，以確保薄膜均勻性與量產穩定性。對應先進封裝與高階載板需求，Uniformity < 5% 已成為大面積真空濺鍍設備的重要技術指標之一。
(B)電漿蝕刻
(a)隨著先進封裝、高階 IC 載板與先進 PCB 朝向高密度互連與細線路化發展，電漿蝕刻技術需具備更高之材料選擇性、蝕刻均勻性與輪廓控制能力。特別是在重佈線層（RDL）、增層材料開口、 微孔成形與殘留物去除等製程中，如何在不損傷底層金屬、介電材料或有機基材的前提下，形成高垂直度、低側蝕且尺寸一致之圖案結構，已成為乾式電漿蝕刻設備之核心技術要求。
(b)傳統濕式製程在細線路與高密度互連應用中，逐漸面臨高耗水、高化學品使用量、廢液處理成本上升及側蝕難以精準控制等瓶頸。相較之下，乾式電漿蝕刻可透過反應性氣體、離子能量與電漿密度控制，精準執行增層材料減薄、微孔除膠渣、殘留物去除、微孔蝕刻成形與表面活化等製程。此類乾式製程不僅有助於提升細線路解析度、微孔清潔度、後續金屬化附著力與製程良率，亦可降低水資源與濕式化學品使用量，符合全球半導體供應 鏈對 ESG、低廢液排放與綠色製造之發展要求。
供需狀況與成長性
A. 需求端：先進封裝與綠色製造趨勢
隨著 AI、高效能運算（HPC）、高速通訊及異質整合應用快速發展，半導體封裝形式正由傳統晶圓級封裝（WLP）逐步延伸至大面積 面板級封裝（PLP）。面板級封裝可提升單批次產出效率並降低單位製造成本，因而帶動市場對具備大面積薄膜均勻性控制、微細結構加工及量產穩定性之真空濺鍍與電漿蝕刻設備需求持續提升。
同時，全球 ESG、減碳製造與低環境負荷製程趨勢，亦推動 IC 載板與先進 PCB 製造商逐步降低對傳統濕式製程之依賴。傳統濕式製程通常涉及大量水資源與化學品使用，並伴隨廢液處理與環保合規成本。相較之下，乾式真空製程可透過電漿蝕刻、表面處理與真空濺鍍等技術，降低化學品使用量與廢液排放，並提升細線路、微孔與低粗糙度金屬化製程能力，進而催生設備替換、製程升級與新產線導入需求。
B. 供給端：利基市場技術障礙
國際大型設備商如 Applied Materials（AMAT）、Tokyo Electron （TEL）等，主要聚焦於半導體前段標準化晶圓製程設備市場，具備高度成熟之產品平台與全球服務能力。然而，針對先進封裝、IC 載板、先進 PCB、玻璃基板及新材料導入等非標準化應用，因其製程客製化程度高、材料差異大、驗證週期長且初期市場規模尚未完全明確，市場供給相對有限。
0 意見:
張貼留言