來簡單理解一下高頻寬記憶體、客製化記憶體IC設計公司，補丁。補丁為南亞科轉投資，聚焦在高頻寬記憶體，其中，南亞科持股35.14%。目前，補丁已經申請登錄興櫃。
補丁，為一家記憶體IC設計公司，專注於高效能記憶體架構、客製化晶片設計及記憶體解決方案之研發、設計與技術服務。公司致力提供高頻寬、低延遲且低功耗之記憶體架構，以滿足人工智慧(AI)、高效能運算(HPC)、資料中心及高速運算等應用需求。
公司採雙軌產品發展策略，除持續投入新世代高頻寬記憶體技術及相關IP之研發外，亦提供客製化 IC 設計服務、記憶體方案授權及晶片開發整合服務等，並持續供應SDR、DDR/DDR2/DDR3/DDR4、PSRAM 等既有記憶體產品，提供消費性電子、工業控制及車用電子等應用領域穩定且具成本效益之記憶體解決方案。
補丁未來研發主要聚焦於HiBaLL RAM 產品及技術之設計開發、AI 應用之客製化記憶體設計服務等。
以下為補丁的產品:
(1)AI 高頻寬記憶體
補丁之 AI 記憶體以「高頻寬、低延遲、低功耗」為設計主軸，並結合 Foundry 廠 3D WoW 堆疊與 TSV (Through Si Via)技術，為客戶提超高頻寬、高容量的 Near Memory 解決方案，目前已量產及開發中之技術說明如下：
(a)HiBaLL-S(單層堆疊)
採 3D WoW 製程之單層 DRAM 設計(與邏輯晶片整合)，達成極高頻寬(大於 100 TB/s)、極低延遲(約 15 ns)與極低能耗(約 0.25 pJ/bit)，並大幅提升單位面積頻寬；其為單層 DRAM 架構，以橫向擴展而非多層 DRAM 垂直堆疊之方式提升容量。
(b)HiBaLL-M(多層堆疊)
HiBaLL-M 以 3D WoW 多層堆疊在同一低延遲架構基礎上進一步提升頻寬(2~8 TB/s/stack)與密度(8~16 Gb/stack)，同時將單位能耗降至 0.5 pJ/bit。並與客戶共同設計，透過 3D WoW 整合 DRAM 與客戶的 Logic Die，實現客製化 Near Memory 的架構。
(c)HBLL-RAM(已量產)
HBLL-RAM 採八通道類 SRAM 介面、每通道 32 個記憶體區塊(bank) 架構，每晶片 4Gb 容量即可達隨機存取頻寬達 144 GB/s、隨機存取延遲低於 20 奈秒(ns)、單位能耗約 5 pJ/bit，可以 2D 系統級封裝(SiP)與主晶片整合，無須採用 2.5D/3D 先進封裝，為具成本效益之解決方案，適合高速運算(HPC)的末級快取 Last Level Cache (LLC)。
(2)其它記憶體
(a)標準 DRAM 與 PSRAM
符合 JEDEC 標準、自消費級至工業級之標準型 DRAM，以及兼具使用簡便與超低功耗之PSRAM，可應用於消費性電子、工業控制、車用電子及物聯網等裝置。
(b)KGD DRAM
自行開發及提供涵蓋 LPDDR4X、DDR4、DDR3L、DDR3、DDR2、DDR 及 SDR 等多世代產品。公司具備於晶圓針測(CP)階段進行晶圓級燒機測試(Wafer Level Burn In 簡稱 WLBI)、完整功能測試與完整修補之技術，可在裸晶進入封裝或堆疊前確認良質裸晶(Known Good Die 簡稱 KGD)，避免封裝或堆疊後因單層損壞導致整組產品報廢；並提供頻寬、電壓、工作溫度調整、重佈線層(RDL) Pad 重佈及 Pad/晶片匹配、IBIS 模擬、可測試性建議等客製化設計服務，提供客戶系統級封裝(System in Package 簡稱 SiP)解決方案。
市場統計
2025年DRAM市場規模為1505億美金，其中DDR5市佔率為71%，DDR4市佔率為27%。LPDDR5市佔率為72%，LPDDR4市佔率為27%。以應用來看，伺服器佔50%，移動設備(主要智慧手機，其他還有平板電腦)佔28%，個人電腦(筆電，桌上型電腦)佔13%，智慧汽車佔2%，其他(包含工業控制，IOT，智慧家居)。
技術層次
補丁產品技術發展係由傳統 DRAM 記憶體架構逐步演進至以人工智慧 (AI)、高效能運算(HPC)及邊緣運算應用為核心之高頻寬、低延遲及運算融合型記憶體架構。技術發展主軸著重於記憶體架構創新、資料存取效率提升、單位能耗降低及系統整合能力強化，以解決 AI 運算中日益嚴重之記憶體頻寬與資料搬移瓶頸。
公司技術體系主要涵蓋高頻寬低延遲記憶體架構、高階異質整合技術及記憶體運算融合技術三大方向，技術發展由傳統「資料儲存元件」逐步朝向「資料傳輸與運算平台」演進。
A.高頻寬低延遲記憶體架構(HBLL-RAM 至 HiBaLL-RAM)
傳統 DRAM 雖透過 DDR 介面多世代演進提升循序資料傳輸頻寬，惟其隨機存取延遲受限於記憶體架構，列存取延遲長期維持於約 40 奈秒(ns)等級，難以滿足 AI 運算對大量隨機資料存取之需求。
補丁自 2015 年起即投入與 Intel 共同開發末級快取(Last Level Cache, LLC)相關技術，累積高頻寬、低延遲記憶體架構設計能力，並持續深耕。公司第一代 HBLL-RAM 設計係採用多通道、高並行度及類 SRAM 介面架構，透過八通道架構，每一 72 位元通道可存取 32 個記憶體區塊，降低資料存取路徑延遲，使列存取時間降低至 18 奈秒，相關技術係補丁與工業技術研究院及Intel共同合作之成果，論文「An 8-channel 4.5Gb 180GB/s 18ns-row-latency RAM for the last level cache」發表於 2017 年國際固態電路會議(ISSCC)。
在 HBLL-RAM 基礎上，補丁進一步發展 HiBaLL-RAM 技術，導入高密度 I/O 架構及先進三維整合技術，以提升資料傳輸效率與系統頻寬能力，滿足 AI 加速器及高效能運算應用對 TB/s 等級頻寬之需求。
B.三維異質整合技術(3D WoW 與 Hybrid Bonding)
隨著 AI 模型規模持續擴大，傳統平面式記憶體架構逐漸面臨頻寬及功耗限制，因此三維異質整合(3D Heterogeneous Integration)成為高效能記憶體的重要發展方向。
補丁 HiBaLL-RAM 技術採用晶圓級 3D WoW 及 Hybrid Bonding 技術，透過高密度垂直互連方式增加輸入/輸出(I/O)數量，提升資料傳輸效率，並降低傳統封裝架構下之訊號延遲與功耗。
由於晶圓級堆疊製程具有高度良率挑戰，若堆疊前未能有效辨識與排除不良晶粒，單一缺陷可能造成整體堆疊組件失效，因此透過 DFT (Design For Testability)、增強 DRAM 修補的設計、堆疊前晶粒品質驗證、測試篩選及完整修補能力為異質整合成功量產之關鍵，建立高可靠度異質整合基礎。
C.KGD 設計與測試技術
隨著 AI 晶片、Chiplet 及 SiP(System in Package)架構快速發展，記憶體晶粒品質及系統整合能力已成為先進封裝量產的重要因素。補丁具備完整 KGD DRAM 設計與測試技術，包括晶圓級燒機測試(Wafer Level Burn-in)、晶圓針測(CP)高速測試與修補、可製造性設計(Design for Manufacturing, DFM)、可測試性設計(Design for Test, DFT)、可靠度設計(Design for Reliability, DFR)，以及 SiP/SoC 封裝整合與最終測試能力。
透過上述技術能力，補丁可協助客戶進行記憶體晶粒選擇、介面匹配、封裝整合及系統驗證，提供從晶片設計至量產導入之共同開發服務，強化高階異質整合應用之品質與良率。
D.記憶體運算融合技術(Processing-in-Memory, PIM)
因應 AI 運算大量資料搬移造成之效能及功耗瓶頸，補丁亦投入記憶體運算融合技術開發，透過將運算單元整合於 DRAM 架構內，使記憶體具備平行運算能力，可減少處理器與記憶體間頻繁資料傳輸，更進一步降低 Memory Wall 效應，提升系統能源效率。補丁已開發基礎 IP，待市場應用成熟，可再拓展新的產品線。
補丁以記憶體架構創新、高頻寬低延遲設計、先進異質整合及記憶體運算融合技術為核心競爭基礎，形成由 HBLL-RAM、HiBaLL-M、HiBaLL-S、PIM 至 KGD DRAM 之完整技術佈局。相較於大型記憶體廠商聚焦於標準化高容量產品及先進製程競爭，補丁採取差異化技術策略，專注於高頻寬、低功耗、高客製化之 AI 記憶體應用市場，透過架構設計與系統整合能力建立高附加價值技術定位。
產業概況
記憶體產業自 2023 年景氣低谷後逐步復甦，在供給調控、價格回穩及 AI 應用快速發展帶動下，市場供需基本面持續改善，產業已逐步脫離前一波景氣循環，邁入新一波成長階段。
受生成式 AI 及大型語言模型(LLM)快速發展影響，AI 伺服器、高效能運算(HPC)及資料中心對高頻寬、高容量與低延遲記憶體之需求大幅提升，帶動高頻寬記憶體(HBM)及先進 DRAM 產品需求快速成長。
另外，AI 伺服器帶動 HBM 及伺服器記憶體需求增加，使主要國際記憶體供應廠商持續將產能轉向 HBM、先進製程及高階伺服器產品，傳統 DDR4 等成熟世代 DRAM 供給逐步縮減，加上部分產品進入產品生命週期末期，促使客戶提前備貨，市場供需轉趨緊俏，帶動整體 DRAM 產品價格持續上漲
依 TrendForce 研究指出，受 AI 晶片出貨成長帶動，2025 年高頻寬記憶體(HBM)市場需求較前一年成長逾 130%，並預估 2026 年將再成長逾 70%，而 AI 相關應用將消耗全球約 20%之 DRAM 晶圓產能。
隨著 AI 模型規模持續擴大，系統效能瓶頸已逐漸由運算能力轉向資料存取效率，形成所謂「記憶體牆(Memory Wall)」現象。處理器運算能力的提升速度遠高於記憶體頻寬，使大量運算資源需等待資料傳輸，導致整體系統效能受限。因此，高頻寬、低延遲及高容量記憶體已成為提升 AI 運算效能的關鍵技術，也推動記憶體產品由標準化商品逐步朝高階化、客製化及差異化方向發展，產業競爭重心亦由價格競爭轉向技術能力、產品設計及系統整合能力。
因此，除 HBM 持續受惠於大型 AI 訓練需求外，包括 AI 推論、AI Edge 及特定 ASIC 應用，更重視低功耗、低延遲、客製化整合及整體成本效益，而非全面採用成本較高且封裝複雜之 HBM。具備 3D WoW 堆疊、高頻寬互連及客製化設計能力之新型記憶體架構，可望成為 HBM 以外的重要補充方案，並為高效能記憶體市場帶來新的技術發展方向與商業機會。
另一方面，受地緣政治及全球供應鏈重組影響，各國積極推動半導體自主化及在地化生產，全球記憶體供應鏈逐漸朝區域化發展。記憶體廠商亦更加審慎規劃產能配置及資本支出，以兼顧供應鏈韌性、投資效益及風險分散。
未來全球記憶體產業將持續朝高附加價值、技術密集及客製化應用方向發展。在此產業趨勢下，具備高頻寬記憶體架構設計、客製化晶片開發及先進封裝整合能力之業者，將更能掌握 AI 推論及 AI Edge 等新興應用所帶來之商機。
產業上、中、下游之關聯性
補丁屬 IC 產業價值鏈最前端之專業 IC 設計(Fabless)環節。上游為矽智財(IP)與電子設計自動化(EDA)工具；公司負責記憶體 IC 架構與電路設計、KGD 與三維堆疊整合設計；中游主要係晶圓代工廠、先進封裝廠及測試廠，負責晶圓製造與三維晶圓接合等，下游為 AI 加速器、伺服器、邊緣裝置及系統廠商。
國際大廠多採設計、製造、封裝、測試乃至系統產品垂直整合之 IDM(Integrated Device Manufacturer)經營模式；補丁則專注於專業 IC 設計，採上、下游分工協作之營運型態。在此分工體系下，各生產環節均有專業廠商投入，各司其職。測試完成之成品，最終透過銷售管道交付系統廠商，由其組裝製造成終端系統產品。
補丁，是一家高頻寬記憶體、客製化記憶體IC設計公司，2025年營收有8.2億，ROE為23%， 毛利率為46.5%，負債佔資產比率為12.7%。營收比例以銷售收入佔66.24%，技術服務(主要包括客製化 IC 設計、記憶體方案開發及 NRE 等專案)收入佔33.76%。以毛利率來看，銷售收入毛利率為31.47%，技術服務收入毛利率為75.95%。銷售區域以台灣佔36.34%，亞洲佔41.6%，美國佔22.01%，其它佔0.05%。公司客戶有Qualcomm....等等。另外，南亞科為補丁的晶片製造商。補丁研發費用佔營收比率為14.56%。
差異化利基市場
補丁聚焦 AI 推論、高效能運算(HPC)及 AI Edge 等新興應用對高頻寬、低延遲及低功耗記憶體之需求，持續投入 HBLL-RAM 及 HiBaLL 系列產品開發，並以客製化記憶體架構設計能力切入 AI 加速器及高速運算平台。相較於標準型記憶體產品，公司以差異化記憶體架構、客製化設計服務及技術授權模式提供客戶整合解決方案，建立利基市場競爭優勢。
競爭
隨著大型語言模型(LLM)、生成式 AI 及高效能運算(HPC)快速發展，AI 晶片對記憶體頻寬的需求持續提升，記憶體技術已成為影響 AI 系統效能的重要因素。目前市場主流產品包括 DDR、LPDDR、GDDR 及高頻寬記憶體(HBM)，各自針對不同應用需求發展。然而，現有產品多偏重高容量或通用型應用，對於高頻寬、低延遲、低功耗及高度客製化之 AI 推論、邊緣 AI 及專用 AI 加速器等應用，仍存在市場缺口。
目前 HBM 市場主要由 SK hynix、Samsung 及 Micron 等國際記憶體大廠主導，競爭重點集中為廣泛應用於 AI 資料中心及高階 AI 加速器之高容量、高頻寬之標準化 HBM 產品。然而，HBM 需搭配 2.5D CoWoS 等先進封裝技術，其封裝成本約為傳統覆晶封裝(Flip-Chip)之 2 至 3 倍，且在隨機存取效率及系統成本方面，於部分 AI 推論及邊緣運算應用仍存在限制。
國內可比業者主要包括愛普科技及華邦電子。愛普科技以 VHM(VHM Memory)技術，採用 3D WoW 堆疊架構，結合 Hybrid Bonding 技術，將 DRAM 與邏輯晶片進行異質整合，定位於高頻寬記憶體市場；華邦電子則發展 CUBE(Customized Ultra Bandwidth Element)客製化高頻寬記憶體，主要鎖定邊緣 AI 及嵌入式應用市場。
相較之下，補丁聚焦於高頻寬、低延遲、低功耗及高度客製化之 AI 推論與邊緣 AI 應用，與客戶建立共同開發的合作模式，自記憶體架構層級進行重新設計，可依客戶需求提供頻寬、容量、介面及封裝等客製化方案，以差異化產品策略建立市場定位。
市場佔有率
依工研院產科國際所於 2026 年 3 月公佈資料顯示，2025 年臺灣 IC 設計業產值約為新臺幣 14,245 億元，較 2024 年成長 12.0%。如以補丁114 年度合併營業收入淨額與前述產業產值比較，補丁營收規模約佔臺灣 IC 設計產業產值之 0.06%。
發展趨勢
A. AI 算力需求推升高頻寬記憶體(High Bandwidth Memory)發展
隨著大型語言模型(LLM)、生成式 AI、高效能運算(HPC)及自動駕駛等應用快速發展，系統運算瓶頸已逐漸由運算核心(Compute-bound)轉移至記憶體存取(Memory-bound)。AI 模型參數規模持續增加，使 GPU、AI Accelerator 與 ASIC 對記憶體頻寬(Memory Bandwidth)的需求呈現倍數成長，高頻寬、低延遲及高容量記憶體已成為 AI 系統效能提升的重要關鍵。近年國際大廠積極 投入 HBM、3D WoW 及客製化高頻寬記憶體技術發展，顯示記憶體已由標準化元件逐漸轉向系統最佳化設計。
補丁產品發展亦符合此產業趨勢，第一代 HBLL-RAM 之隨機存取頻寬已達 HBM2 約 2 倍，而新一代 HiBaLL-RAM 相較 HBLL-RAM 可再提升約 16 倍頻寬，整體頻寬能力較初代產品提升超過 7 倍，可有效因應未來 AI 訓練與推論對超高頻寬記憶體之需求。
B.近記憶體運算(Near-Memory Computing)與客製化記憶體成為產業新方向
傳統架構中，大量資料需於處理器與記憶體之間反覆搬移，造成頻寬瓶頸及能源浪費，形成所謂「Memory Wall」問題。因此，近記憶體運算(NearMemory Computing) 及記憶體內運算(Processing/In-Memory Computing, PIM/IMC)已成為 AI 晶片的重要發展方向，透過將部分運算能力整合至記憶體附近或記憶體內，可大幅降低資料搬移量，提升整體系統效能與能源效率。
另一方面，AI SoC 設計快速多元化，也使記憶體由傳統標準化產品逐步走向客製化發展。例如新一代 HBM4 已採用邏輯基底晶粒(Logic Base Die)架構，提供更高程度之客製化介面及系統整合能力，顯示記憶體供應商已由標準元件提供者，逐步轉型為共同參與系統設計之技術合作夥伴。
補丁設計採用 In-Memory Computing 架構，可有效降低 CPU 與記憶體之間的大量資料搬移，系統整體能耗可降低 90%以上，符合 AI 運算朝向近記憶體運算之技術發展趨勢。
C.能源效率(Energy Efficiency)成為 AI 記憶體競爭核心指標
隨著 AI 資料中心規模快速擴張，電力消耗及散熱成本已成為營運重要考量因素；另一方面，邊緣 AI 裝置、智慧終端及車載系統亦受到電池容量及散熱空間限制，因此記憶體單位資料傳輸能耗(Energy per Bit，pJ/bit)已成為重要技術指標之一。目前產業發展已由單純追求容量及頻寬，逐漸轉向兼顧高效能與低功耗之設計，以提升系統能源效率。
補丁 HBLL-RAM 產品能耗約為 5 pJ/bit，約為 LPDDR4 之三分之一；新一代 HiBaLL-RAM 較 HBLL-RAM 再降低約 90%能源消耗，可同時兼顧超高頻寬與低功耗需求，透過減少資料搬移，有助於提升大型 AI 運算平台及邊緣 AI 設備之能源使用效率。
D.先進封裝、異質整合與 KGD 客製化需求持續提升
AI 晶片朝向 Chiplet、2.5D/3D 先進封裝及異質整合發展，使記憶體與運算晶片之整合方式更加多元。不同 AI 晶片架構對記憶體之介面、封裝形式、工作電壓、工作溫度及訊號完整性皆有不同需求，促使 Known Good Die(KGD) 客製化服務快速成長。因此，記憶體產品除需具備高良率、高可靠度之外，更須提供完整之共同設計能力，包括訊號完整性分析、電源完整性分析、IBIS 模型驗證、Design for Test、RDL 重佈線及封裝共同設計等工程服務，以縮短客戶產品開發時程並提升整體系統效能。
補丁 KGD 記憶體產品開發，為公司核心技術的重要起源之一，並歷經多年技術演進與市場驗證，已建立完整的設計、測試及客製化服務能力，可依客戶需求提供超高速頻寬調校、低電壓設計、寬溫度範圍、RDL 客製化、IBIS 模擬、Pad/Die 匹配分析及 DFT 設計等完整工程支援，協助客戶完成系統層級最佳化設計。
E.AI 記憶體產業由標準化產品走向高附加價值解決方案
近年 AI 半導體市場快速成長，帶動記憶體產品由標準化、大量生產模式，逐漸轉向高附加價值之整合解決方案。未來市場競爭重點不僅在於製程技術，更包括系統架構設計、客製化能力、先進封裝整合及軟硬體共同最佳化。
因此，具備高頻寬記憶體設計能力、近記憶體運算技術、KGD 客製化服務及異質整合能力之廠商，將更能滿足 AI、高效能運算、車用電子及邊緣 AI 等新興市場需求，並建立較高之技術門檻與競爭優勢。
成長性
受惠於生成式 AI 快速發展，AI 運算需求正由模型訓練(Training)逐步擴展至推論(Inference)，並由雲端運算延伸至 AI Edge，帶動記憶體需求呈現結構性成長。於 AI 推論階段，逐字(Token)生成效能主要受限於記憶體頻寬而非運算能力，且鍵值快取(Key-Value Cache, KV Cache)之記憶體需求將隨對話長度、模型規模及並行使用者數增加而快速提升，使高頻寬、低延遲及低功耗記憶體逐漸成為 AI 推論系統效能之關鍵因素及市場需求驅動來源。
另一方面，記憶體產業亦逐步由標準化產品朝向客製化、高頻寬、近記憶體運算(Near-Memory Computing)及記憶體與邏輯晶片深度整合等方向發展，例如 NVIDIA 的 HBM4 採用邏輯基底晶粒(Logic Base Die)架構，以提升記憶體與運算晶片之整合效率；另 AI 晶片廠商 Cerebras Systems 推出之 Wafer-Scale Engine(WSE)系列產品，則透過將大容量片上 SRAM 與運算核心高度整合，降低資料搬移延遲並提升整體運算效能，顯示 AI 運算架構正朝向「記憶體與運算深度 整合」之方向發展。前述技術趨勢亦為具客製化設計能力及記憶體架構創新能力之業者帶來新的市場發展機會。
就整體市場規模而言，依 Verified Market Research 估計，全球動態隨機存取記憶體(DRAM)市場規模可望由 2024 年約 1,424 億美元成長至 2031 年約 2,546 億美元，年複合成長率(CAGR)約 8.31%；另參考其他市場研究機構之估計，全球邊緣運算市場未來 10 年年複合成長率約介於 23%至 36%之間，整體仍可望維 持 20%以上之高成長趨勢。
不利因素
半導體及記憶體產業技術演進快速，終端應用持續推陳出新，市場對產品效能、功耗及傳輸速度等要求不斷提升，使產品生命週期逐漸縮短。若公司未能持續投入新產品開發及技術升級，或未能即時掌握市場需求變化，可能影響產品競爭力及營運績效。
競爭廠商多，市場競爭激烈
全球半導體及IC設計產業競爭日趨激烈，市場參與者包括國際大型IC設計公司、記憶體原廠及專業設計服務業者，各競爭者持續投入新產品及新技術開發。隨著客戶對產品品質、交期、成本及技術服務要求持續提高，公司若無法持續提升技術能力及產品差異化，將可能面臨價格競爭及獲利空間受壓縮之風險。
未來研發計畫
補丁於 2014 年開始在高頻寬低延遲記憶體的研發，與Intel合作開發高速運算(HPC)所需的 Last level Cache，成果發表於 2017 年 ISSCC 國際固態電路會議。
近年來以高頻寬低延遲記憶體成果為基礎，積極投入客製化記憶體解決方案之研發，與多個國際級客戶合作開發新一代 AI 應用產品，相關研發費用主要用於解決「記憶體牆」(Memory Wall)問題，特別是針對 AI 運算所需的高頻寬與低延遲技術，及 Near Memory 的架構之開發，提供客戶高附加價值之設計服務，並協助客戶開發 AI 專用記憶體架構等。
為提升補丁競爭優勢及提高同業進入門檻，持續投入之研發項目如下：
A.HiBaLL(High Bandwidth Low Latency) RAM 系列記憶體架之構創新設計及開發，目標為提供優於市面現有 AI 記憶體解決方案之頻寬表現。
B. 與客戶深度合作，透過 Memory Controller 與 AI SoC 的介面最佳化以實現 Near Memory 架構低延遲、低功耗之效益。
C.Wafer-on-Wafer (WoW) / 3D stacking 先進封裝架構共同設計(Design for Packaging)，支持更高的頻寬密度。並整合 WoW 及矽穿孔技術(TSV)，達到高容量的目標。
D.針對 DRAM 多層堆疊良率的問題，可製造性 (DFM)、可測試性(DFT) 及可靠性(DFR)開發新的解決方案及測試模式設計。
0 意見:
張貼留言